Chiplet崛起 台廠啖AI紅利

AI晶片設計正從單一大晶片走向Chiplet架構,帶動晶粒間高速互連標準需求升溫。隨先進製程成本攀升、晶片面積逼近光罩極限,AI加速器、CPU、Ethernet Switch、I/O Die與記憶體擴充等功能,逐步走向異質整合與多晶粒

Chiplet崛起 台廠啖AI紅利
圖/Magnific

```html

先進製程矽智財(IP)
先進製程矽智財(IP)

AI晶片設計正從單一大晶片走向Chiplet架構,帶動晶粒間高速互連標準需求升溫。隨先進製程成本攀升、晶片面積逼近光罩極限,AI加速器、CPU、Ethernet Switch、I/O Die與記憶體擴充等功能,逐步走向異質整合與多晶粒封裝,如何在不同Die之間建立高頻寬、低延遲、低功耗的連接能力,已成為新一代客製化晶片能否放大的關鍵。

法人指出,台灣供應鏈不只受惠晶圓代工與封測擴產,亦從IP、設計服務全面升級。M31、乾瞻及巨有、聯發科等業者,分別從矽智財、ASIC與平台型晶片切入,成為Chiplet浪潮下,大啖AI紅利之關鍵族群。

以矽智財來看,M31積極布局先進製程IP、高速介面IP與記憶體相關IP,受惠AI晶片對資料搬移、記憶體頻寬與低功耗傳輸需求提升。乾瞻則切入Die-to-Die高速互連標準,聚焦UCIe與ONFI等高速連接IP;乾瞻營運長徐達勇觀察,UCIe作為開放標準,可協助不同Die、不同供應商之間建立互通基礎,成為Chiplet生態系擴大的重要拼圖。

巨有則受惠客製化晶片專案增加。法人分析,AI晶片設計已不再只是前段邏輯設計,而是必須結合架構切分、IP整合、實體設計、封裝規劃、驗證與投片管理。隨大型雲端服務商、系統廠及利基型IC設計投入ASIC,設計服務業者若能掌握台積電先進製程與封裝生態系,將成為客戶與晶圓代工、封測供應鏈之間的關鍵橋梁。

聯發科則代表IC設計切入AI ASIC與異質封裝的新典型。聯發科近年擴大資料中心ASIC布局,從既有SoC設計能力延伸大型客製化運算晶片,並結合高速介面、記憶體控制、系統架構與先進封裝合作資源。隨CSP加速投入ASIC,聯發科有機會憑藉平台整合能力與供應鏈協作經驗,在AI客製化晶片市場取得更高能見度。

先進製程、先進封裝、高速互連與客製化設計於AI基建貢獻缺一不可。法人看好,台灣供應鏈將進一步往IP、設計服務與平台晶片升級,M31、乾瞻、巨有、聯發科等業者,可望成為Chiplet化浪潮下的新一輪受惠族群。

```

來源:中時新聞網